根據“發電核心”的輸入激勵和輸出響應的數據比對要求，編寫了全面的verilog代碼。代碼的設計完全按照“發電核心”的時序要求。
按照基於可編程器件搭建測試平臺的設計思路，功能測試平臺的搭建方法如下:利用可編程邏輯器件產生輸入激勵，處理輸出響應；ROM用於存儲DSP核心程序、控制寄存器參數、脈沖壓縮系數和濾波系數。SRAM用作片外緩存。
2.硬件實現
根據功能測試平臺的實現框圖，進行原理圖和PCB設計，最終設計出壹個“電源芯”功能測試的系統平臺。
擴展數據:
可編程邏輯器件的分類:
1.固定邏輯器件中的電路是永久性的，它們執行壹種功能或壹組功能——壹旦制造出來，就不能改變。
2.可編程邏輯器件(PLD)是標準的成品元件，可以為客戶提供廣泛的邏輯能力、特性、速度和電壓特性——並且這種器件可以隨時改變，從而完成許多不同的功能。
百度百科-可編程邏輯器件