集成電路的縮寫
ICDS
集成電路設計服務簡稱，芯片設計服務
互聯網協議(Internet Protocol)
知識產權的簡稱，Intellectual Property，指芯片設計中某項設計技術的專利。
社會學
System on Chip的縮寫是指單芯片系統設計，是當今混合信號IC設計的趨勢。
專用集成電路
專用集成電路的縮寫是指專用集成電路。
超大規模集成電路
超大規模集成電路的縮寫是指超大規模集成電路。
死後無子女。
數字信號處理的縮寫是指數字信號處理。
無線電頻率(radio frequency)
輻射頻率的縮寫是指傳輸頻率，或簡稱為無線電頻率。
現場可編程門陣列
現場可編程門陣列的縮寫，指現場可編程門陣列。
（同coupled）兩張（流程圖）
復雜可編程邏輯器件，即復雜可編程器件。
繼續教育
前端(front end)的縮寫，Front End，通常是指ic設計中前面的邏輯設計階段，並不是壹個標準化的用法。
存在
後端(Back End)縮寫，backend，通常指IC設計中的版圖階段，不是標準化用法。
MPW
多項目晶圓(Multiple Project Wafer)的簡稱，是指將同壹工藝的不同芯片放在同壹個晶圓上，是小公司節約成本的有效手段。
電子設計自動化(Electronic Design Automation)
電子設計自動化代表電子設計自動化。現在，EDA軟件工具被用來實現集成電路設計中的布線和布局。
極高密度脂蛋白
Vhsic(超高速ic)硬件描述語言縮寫，硬件描述語言，壹種用於實現電路邏輯設計的專用計算機語言。
RTL
寄存器轉換級縮寫，寄存器傳輸級
網表
門級網表壹般是RTL代碼通過綜合工具生成的網表文件。
鑄造
指芯片制造廠的代工業務，負責生產設計好的芯片。
草圖（draft的簡寫）
測試設計(Design For Test)的縮寫，壹種用於增強芯片可測試性的設計方法。
無線電臺臨時使用許可證
靜態時序分析的簡稱是靜態時間序列分析。
計算機輔助設計
計算機輔助設計代表計算機輔助設計。
NRE
非經常性工程縮寫，非經常性工程費用
阿拉伯學者
內建系統測試，即內建測試系統。
ASSP
專用標準產品縮寫，壹種應用廣泛的ASIC芯片。
精簡指令集計算
精簡指令集計算機縮寫，精簡指令集計算機
LVS
版圖對原理圖的簡稱，是檢查ic設計的版圖與版圖後的門級電路是否壹致。
剛果民主共和國
設計規則檢查(Design Rule Check)的簡稱是檢查集成電路設計的版圖是否符合版圖後的設計規則。
經濟研究委員會(Economic Research Council)
電子規則檢查(Electronic Rule Check)的簡稱，是檢查集成電路設計的版圖是否符合版圖後的電氣規則。
（同OligomericProanthoCyanidins）原花青素
光學和工藝修正，即光刻工藝修正。
ATPG
Auto Test Pattern Generator，簡稱auto test pattern generator，是自動生成測試向量的工具，生成的測試向量會被測試工廠用作測試芯片。
LVDS
低壓差分信號(low voltage differential signaling)的縮寫，是壹種低擺幅的差分信號技術，能夠使信號在差分PCB對或平衡電纜上以數百Mbps的速度傳輸，其低電壓幅度和低電流驅動輸出實現了低噪聲和低功耗。
物理輸出核心
模數轉換器縮寫通常用作模擬信號到數字信號的轉換電路。
數（字）－模（擬）轉換器
數模轉換器縮寫通常用作數字信號到模擬信號的轉換電路。
鎖相環路
鎖相環的縮寫，常用作時鐘倍頻電路。