來源:微電子封裝技術
隨著汽車電子器件和其他消費電子產品的快速發展，微電子封裝技術面臨著電子產品“高性價比、高可靠性、多功能、小型化、低成本”發展趨勢帶來的挑戰和機遇。QFP(四方扁平封裝)和TQFP(塑封四方扁平封裝)作為表面貼裝技術(SMT)的主流封裝形式，壹直受到業界的青睞，但當它們在0.3mm引腳間距的限制下封裝、貼裝和焊接更多帶I/O引腳的VLSI時，卻遇到了難以克服的困難，尤其是在量產的情況下，良率會大幅下降。於是，以面陣和球形凸點為I/O的BGA(球柵陣列)應運而生，進而發展為chipscalpackage(CSP)技術。采用新的CSP技術，可以保證VLSI在高性能、高可靠性的前提下，實現最小的封裝尺寸(接近裸芯片尺寸)，但相對成本更低，因此符合電子產品小型化的發展趨勢，是市場上極具競爭力的高密度封裝形式。
CSP技術的出現是基於裸片貼裝的先進封裝技術的發展，如多芯片組件(MCM)和直接芯片貼裝(DCA)，註入了新的活力，拓寬了高性能、高密度封裝的研發思路。當MCM技術面臨裸芯片難以儲運、測試、老化篩選等問題時，CSP技術讓這種高密度封裝設計浮出水面。
2CSP技術的特點和分類
2.1CSP的特性
根據J-STD-012標準的定義，CSP是指封裝尺寸不超過裸芯片[1]的1.2倍的高級封裝形式。CSP實際上是在原有芯片封裝技術尤其是BGA小型化的過程中形成的。有人稱之為μBGA(微球柵陣列，現在只歸類為CSP的壹種形式)，所以自然具有BGA封裝技術的諸多優點。
(1)封裝尺寸小，可以滿足高密度封裝的要求。CSP是目前最小的VLSI封裝之壹。具有相同引腳數(I/O)的CSP封裝與QFP和BGA封裝的比較見表1[2]。
從表1可以看出，封裝引腳多的CSP比傳統封裝形式小很多，容易實現高密度封裝。隨著集成電路規模的不斷擴大，競爭優勢非常明顯，引起了集成電路制造業的重視。
壹般CSP的封裝面積小於間距為0.5mm的QFP的1/10，只有BGA的1/3 ~ 1/10[3]。在各種相同尺寸的芯片封裝中，CSP可以容納的引腳數最多，適合多引腳封裝，甚至可以應用於I/O數超過2000的高性能芯片。例如，引腳間距為0.5毫米、封裝尺寸為40×40的QFP最多有304個引腳。要增加引腳數量，只能縮小引腳間距，但QFP在傳統工藝條件下很難突破0.3mm的技術極限。與CSP相比，BGA封裝有600~1000個管腳，但值得註意的是，在相同管腳數的情況下，CSP要比BGA容易組裝得多。
(2)電性能優異的CSP內部布線長度(僅為0.8~1.0mm)比QFP或BGA [4]短得多，寄生引線電容(
(3)易於測試、篩選和老化。MCM技術是目前最高效、最先進的高密度封裝之壹。其核心技術是安裝裸芯片，具有內部芯片封裝無延遲、組件封裝密度大幅提升的優點，因此未來市場看好。但其裸片的測試、篩選、老化等問題至今沒有解決，難以獲得合格的裸片，導致良率相當低，制造成本高[4]；而CSP則可以全方位的老化、篩選、測試，操作、修片方便，可以獲得真正的KGD芯片。目前安裝CSP代替裸芯片勢在必行。
(4)散熱性能優異CSP封裝通過錫球與PCB連接，芯片工作時產生的熱量由於接觸面積大，容易傳導到PCB並散發出去；在傳統的TSOP (Thin Small Profile Package)方法中，芯片通過引腳焊接到pcb上，焊點與PCB的接觸面積較小，芯片向PCB散熱相對困難。測試結果表明，傳導散熱可占80%以上。
同時CSP芯片正面朝下安裝，可以從背面散熱，散熱效果好。10mm×10mmCSP的熱阻為35℃/W，TSOP、QFP可達40℃/w，CSP熱阻可降至4.2，QFP為11.8[3]。
(5)無需填寫包裝。在大多數CSP封裝中，凸點和熱塑性膠的彈性很好，不會因為晶圓和基板的熱膨脹系數不同而產生應力，因此不需要進行底部填充，節省了填充時間和填充成本[5]，這是傳統SMT封裝無法做到的。
(6)制造工藝和設備的兼容性好。CSP與現有的SMT工藝和基礎設備有很好的兼容性，引腳間距完全符合目前使用的SMT標準(0.5~1mm)。不需要專門設計PCB，組裝簡單。因此，可以利用現有的半導體加工設備和組裝技術來組織生產。
2.2 CSP的基本結構和分類
CSP的結構主要由IC芯片、互連層、焊球(或凸點、焊柱)和保護層四部分組成。互連層是CSP封裝的關鍵部件，通過自動卷帶(TAB)、引線鍵合(WB)、倒裝芯片(FC)等方式實現芯片與焊球(或凸點、焊柱)的內部連接。CSP的典型結構如圖1所示[6]。
目前，全球有50多家IC制造商生產各種結構的CSP產品。根據目前各廠商的發展情況，CSP封裝可以分為以下五大類[7，3]:
(1)柔性電路封裝這種由美國Tessera公司開發的CSP封裝的基本結構如圖2所示。主要由IC芯片、載帶(柔性體)、粘合層和凸點(銅/鎳)組成。載帶由聚酰亞胺和銅箔組成。其主要特點是結構簡單、可靠性高、安裝方便，可利用原有TAB(TapeAutomatedBonding)設備進行焊接。
(2)剛性基板Interposer封裝這種由日本東芝公司開發的CSP封裝實際上是壹種薄型陶瓷基板封裝，其基本結構如圖3所示。它主要由芯片、氧化鋁(Al2O3)基板、銅(Au)凸塊和樹脂組成。由倒裝焊、樹脂填充、印刷三個步驟完成。其封裝效率(芯片與基板面積之比)可達75%，是同尺寸TQFP的2.5倍。
(3)引線框架CSP封裝日本富士通公司開發的這種CSP封裝的基本結構如圖4所示。分為Tape-LOC和MF-LOC。
在兩種形式中，芯片安裝在引線框架上，引線框架作為外部引腳，不需要制作焊料凸點，芯片可以與外部互聯。它通常分為兩種形式:磁帶鎖定和MF鎖定。
(4)圓片級封裝ChipScale公司開發的圓片級封裝如圖5所示。晶圓的前道工藝完成後，直接用半導體工藝封裝晶圓，通過劃片溝槽構建外圍互連，然後切割分離成單個器件。WLP主要包括兩項關鍵技術，即再分布技術和凸點制造技術。它具有以下特點:①相當於裸模大小的小部件(最後壹道工序切割成塊)；(2)單位晶片的加工成本(晶片成本率同步成本)；③加工精度高(由於晶圓的平面度和精度穩定性)。
(5)微小模具CSP三菱電機公司開發的CSP結構如圖6所示。主要由IC芯片、模壓樹脂和凸點組成。芯片上的焊盤通過芯片上的金屬布線與凸點互連，整個芯片澆鑄在樹脂上，只留下外部觸點。這種結構可以實現非常高的管腳數，有利於提高芯片的電氣性能，減小封裝尺寸，提高可靠性，完全可以滿足存儲器、高頻器件和邏輯器件的高I/O要求。同時由於沒有引線框和焊線，體積特別小，提高了封裝效率。
除了上面列舉的五類封裝結構，還有很多符合CSP定義的封裝結構，比如μBGA、land array CSP、stacked CSP(壹種多芯片立體封裝)。
3CSP封裝技術展望
3.1有待進壹步研究和解決的問題
雖然CSP有很多優點，但是作為壹種新的封裝技術，還是不可避免的存在壹些不完善的地方。
(1)標準化每個公司都有自己的發展戰略，任何新技術都會有標準化不足的問題。特別是當不同形式的CSP集成到成熟產品中時，標準化是壹個很大的障礙[8]。比如不同尺寸的芯片，目前正在開發的CSP形式有很多，所以組裝廠商需要有插座、載體等不同的基礎材料來支撐。由於器件種類繁多，對材料要求多樣，技術靈活性很差。此外，缺乏統壹的可靠性數據也是壹個突出問題。為了獲得CSP的市場準入，制造商必須盡快提供可靠性數據以制定相應的標準。CSP急需標準化，設計者希望封裝有壹個統壹的規格，而不是單獨設計。為了實現這壹目標，必須對器件的外部尺寸、電特性參數和引腳面積進行標準化，只有采用全球封裝標準，其效果才是最佳的[9]。
(2)可靠性可靠性測試已經成為微電子產品設計和制造的重要環節。CSP常用於VLSI芯片的制備，修復成本比低端QFP高，而且CSP的系統可靠性比傳統SMT封裝更敏感，所以可靠性問題很重要。雖然汽車和工業電子產品對封裝的要求不高，但如果要適應惡劣的環境，比如在高溫高濕下工作，可靠性是壹個主要問題。此外，隨著新材料和新工藝的應用，傳統的可靠性定義、標準和質量保證體系已不能完全適用於CSP的開發和制造，需要新的、系統的方法來保證CSP的質量和可靠性，如可靠性設計、過程控制、特殊環境下的加速試驗、可靠性分析和預測等。
可以說，可靠性問題的有效解決將是CSP [10，11]成功的關鍵。
(3)成本和價格永遠是影響產品(尤其是低端產品)市場競爭力最敏感的因素之壹。雖然從長遠來看，更小、更薄、性價比更高的CSP封裝每年的成本下降幅度會比其他封裝更大，但短期內克服這壹障礙仍然是壹個很大的挑戰[10]。
目前CSP的價格比較高。高密度光學板的可用性、隱藏焊點的測試難度(借助x光機)、修復技術的不熟悉、生產批量的大小以及涉及局部修改的問題都影響著產品的系統級價格，高於常規BGA器件或TSOP/TSSOP/SSOP/SSOP器件。但隨著技術的發展和設備的完善，價格還會繼續下降。目前，許多制造商正在積極采取措施降低CSP價格，以滿足日益增長的市場需求。
隨著便攜產品的小型化、OEM廠商組裝能力的提高和矽片工藝成本的不斷下降，圓片級CSP封裝在圓片上進行，因此在成本上具有很強的競爭力，是最具價格競爭力的CSP封裝形式，最終將成為性價比最高的封裝。
此外，還有壹系列關於如何與CSP匹配的問題，如細間距、多針PWB微孔板技術和設備的開發、CSP在板上的通用安裝技術[12]，這些也是CSP廠商目前急需解決的問題。
3.2光熱發電的未來發展趨勢
(1)技術向終端產品尺寸發展的趨勢將影響便攜產品市場，也將推動CSP市場。為了給用戶提供最高性能和最小尺寸的產品，CSP是最好的封裝形式。順應電子產品小型化的趨勢，ic廠商致力於開發0.3mm甚至更小的CSP產品，尤其是盡可能多的I/O數。根據美國半導體工業協會的預測，目前CSP的最小間距相當於2010的BGA級(0.50mm)，而2010的CSP最小間距相當於目前的倒裝芯片級(0.25mm)。
由於現有封裝形式的優勢各有千秋，實現各種封裝的優勢互補和資源的有效整合，是提高IC產品性能的快速低成本途徑。例如，SMT、DCA、BGA和CSP封裝形式(如EPOC技術)根據需要同時包含在同壹個PWB中。目前這種混合技術正在受到重視，國外壹些結構正在對其進行深入研究。
追求高性價比是圓片級CSP廣泛應用的驅動力。近年來，WLP封裝以其寄生參數小、性能高、尺寸更小(接近芯片本身尺寸)、成本不斷降低等優勢，越來越受到業界的重視。WLP從晶圓到器件開始，整個過程壹起完成，可以利用現有的標準SMT設備優化生產計劃和生產組織。矽加工工藝和封裝測試可以在矽片生產線上進行，無需將矽片送到其他地方進行封裝測試；測試可以在切割CSP封裝產品之前壹次性完成，節省了測試費用。總之，WLP已經成為未來光熱發電的主流[13~15]。
(2)應用領域CSP封裝有很多TSOP和BGA封裝無法比擬的優勢，代表了微型封裝技術的發展方向。壹方面，CSP將繼續鞏固在存儲器(如閃存、SRAM、高速DRAM)中的應用，成為高性能存儲器封裝的主流；另壹方面，它將逐步開拓新的應用領域，特別是在網絡、數字信號處理器(DSP)、混合信號和射頻、專用集成電路(ASIC)、微控制器、電子顯示屏等領域。比如在數字技術的驅動下，便攜式產品廠商正在拓展CSP在DSP中的應用，美國TI公司生產的CSP封裝DSP產品目前已經達到90%以上。
此外，CSP在無源器件中的應用也正在受到關註。研究表明，由於焊接連接數量的減少，CSP封裝尺寸大大減小，可靠性明顯提高。
(3)市場預測CSP技術剛成型時產量很小，1998才進入量產。但是，近兩年的發展勢頭今非昔比。2002年銷售收入達到65，438+0.95億美元，約占集成電路市場的5%。國外權威機構“ElectronicTrendPublications”預測，2004年全球市場對CSP的需求將達到6481億片，2005年將達到8871億片，2006年將達到10373億片，預計將增長到65.438+026.50008080806，特別是在存儲器方面，應用更快，預計年增長率為