因此，很多在校學生希望了解企業中ic相關工程師的具體工作內容、技能要求和發展前景，以增加就業競爭力。同時，很多已經拿到offer的IC新人也希望增加相關領域的知識儲備，提前熟悉工作內容，提前做好職業規劃。
為此，獲得offer將在本文中詳細揭示數字IC後端攻城獅的工作內容和強度，並為您提供在職前輩的職場經驗和建議，希望對您有所幫助。
01數字IC後端圍攻獅子
數字IC後端工程師是芯片微領域的架構師，負責將前端工程師的設計圖紙轉換成實際的電路結構，生成符合廠商要求的GDS文件。
02制作內容
包括但不限於:數字化物理設計、全面的網表編輯、路徑地址解析協議流程的實現、在合理的時序約束下完成時序收斂、完成廠商的設計規則檢查等物理設計需求。壹般來說，數字集成電路的後端工程師會經常與模擬集成電路的前端設計師、制造商的技術人員以及封裝測試的技術人員聯系。在拓展方面，細分為以下幾個方面:
安置
主要涉及性病細胞的訪問。這壹步基本上就是根據模塊的分布對EDA工具進行優化，但是如果時序出現問題就需要壹些人為的幹預。
同ＣARPAL TUNNEL SYNDROME
時鐘樹(CTS)是驅動電路中的時序單元，壹般使用平衡樹(BTS)。然而，隨著涉及頻率的增加，現在壹些具有深層邏輯的路徑通常采用有用的偏斜技術。
03
途徑
也就是繞線，通常是在滿足廠商設計規則的情況下，由EDA工具完成自動布局布線。隨著技術的發展和成熟，EDA工具可以通過層層提升來優化關鍵時序路徑，使用延遲更少的高層次金屬來優化時序。
駐地協調員/STA/剛果民主共和國/LVS/正式
為了得到可以實際交付生產的文件，需要在給定的時序約束下叠代優化時序，執行檢查設計規則、檢查布局網表的壹致性、檢查優化後網表的功能壹致性等多項任務。
03
基礎理論知識包括CMOS相關知識、半導體基本原理、數字電路設計知識等。
必要的工具包括EDA工具和腳本語言(如shell或python)中的workshop和UserGuide。
此外，為了建立自己優越的技術壁壘，我們需要進壹步研究STA原理；了解不確定性/設置/暫停時序的相關知識；了解模擬射頻IP的壹些特殊要求，如PLL、傳感器等。熟悉高速IO的設計、私室、密封測試要求；了解壹些常用IP的典型功能設計程序或數據流，如ARM核、PCIE、DDR等。
為了區別於普通後端工程師，最好學習電源規劃；深入地；知道如何在不同的測試模式下實現可測試性/覆蓋率；了解如何篩選板材以降低密封和測試成本；熟悉如何從時序、功耗或其他方面提高芯片良率。
04
主要看項目時間周期。基於數字IC後端的特點，通常在片流前夕工作強度最高，因為數字IC後端工程師的工作進度會嚴重影響版圖和產品能否按時提交。
雖然大公司的流程相對完善，整體加載相對均衡，但是項目中的任何壹個細節都會影響到整個流程，所以數字IC的後端往往逃不過任何壹個環節出錯造成的進度延遲。
05
數字集成電路後端是壹個高需求、高增長的行業。隨著芯片行業的快速發展，生產規模越來越大，芯片集成的復雜程度越來越高，數字IC後端設計師的需求必然會上升，因此工作機會很多，非常容易跳槽。
壹般來說，後端設計容易上手，難改進。因為後端設計涉及的流程更多，所以比前端設計更具有通用性。但想要獨立，還是需要積累，適合深入，沿著技術專家的發展道路走下去。但如果妳涉及設計、IP、封裝、測試、技術，也可以轉型PMO或者自己創業。
06
資深建議
打好基礎，註意積累理論知識，多實踐，積極主動，多提問，多學習。