基站的雙工器好像是壹個虹膜耦合腔體濾波器，和壹些腔體耦合。輸入輸出之間的耦合是T，是諧振器上的連接部分，不是耦合回路。頻率由電容電容調節。該濾波器是寬信號的帶通濾波器。
如果能看到濾鏡的響應速度，那就更好了。
中央處理機
網絡通信由飛思卡爾MPC8321 PowerQUICC2 CPU處理，該CPU運行頻率為200 MHz，具有2個256 MB海力士DDR2 RAM。它使用PMC QuadPHY 10gb控制器用於兩個光學輸入/輸出。
ADC和DAC單個比特流的解碼和編碼由3個Altera Cyclone III FPGA和定制的華為SD6151RBI控制器處理。
華為基站使用德州儀器TMS320系列DSP處理器處理單個比特流。TMS320C6410是只計算整數的定點DSP，TMS 320 CT 16482 1 GHz DSP CPU計算浮點數。
信號接收部分
輸入信號來自兩條異相線路。先用SkyWorks sky 73021-11.1.7-2.2 GHz下變頻混頻器處理，得到2.2 GHz到550 MHz的頻率。
下變頻混頻器的本振是ADI公司的ADF4110B。
SIPAT saw濾波器用於隔離。
根據不同的信號源或類型，假設在信號線分為3G ADC線或4G ADC線之前，使用的是模擬器件AD8376可變增益放大器。
3G線路的模數轉換由模擬器件AD6655-10處理，ad 6655-10是壹款14位150 MSPS芯片，專門為3G基站設計。
4G線路中有壹些元件，如雙向HSWA+1110域射頻開關，這是壹個雙通道MAX2039E/dowoconversion混頻器和壹個額外的恢復期HSWA+1110域射頻開關，這是由ADI公司的AD 9230-65438+組成的。
所有時序均由ADI公司的AD9516-3處理，它是壹個14輸出時鐘發生器和壹個內置2 GHz本振。
信號傳輸部分
Altera Cyclone III FPGA的單位數據流由兩個ADI公司的TxDAC AD9788處理，該器件的額定MSPS為16位800。
為了使信號頻率上升到廣播載波頻率，使用了兩個ADI公司的ADL5375-05上變頻調制器。它們的頻率範圍從400兆赫到6千兆赫。
然後，信號通過五級陶瓷諧振器帶通濾波器發送。
信號相位可以從晶體管和EMC技術的設置和佛羅裏達射頻實驗室的HPJ2F混合耦合器進行切換。
信號送至功放前的前置放大器為飛思卡爾MMG3004NT1高線性放大器，在400mhz ~ 2.2 GHz範圍內可放大17 dB。
為了控制信號強度，MCL 31R5數字步進衰減器位於輸出連接器的前面。這是壹個31.5 dB衰減器，可以通過6位串行接口以0.5 dB步進進行控制。
功率放大器
功率放大器采用兩級。第壹級是英飛淩PTMA180402FL40W射頻LDMOS。兩個90度非相位信號通過杏兒II XC1900A-03S混合耦合器饋入輸出級晶體管恩智浦bl F6 g 20 ls-140140 w RF LDMOS。
輸出在杏兒II XC1900A-03S混合耦合器中重新組合，然後通過環行器進入雙工器。