1.1電流和靜電放電
1.1.1電流和靜電
1.1.2靜電放電
1.1.3主要ESD專利、發明和創新
1.1.4 ESD失效機制
1.2 ESD設計的基本概念
ESD設計理念
1.2.2設備對外部事件的響應
1.2.3可選電路回路
1.2.4開關
1.2.5電流路徑去耦
1.2.6反饋回路的去耦
1.2.7電源軌去耦
1.2.8本地和全球分銷
1.2.9寄生元件的使用
1.2.10緩沖器
1.2.11鎮流器
1.2.12半導體器件、電路或芯片功能的未使用部分
1.2.13浮動和非浮動網絡之間的阻抗匹配
1.2.14未連接的結構
1.2.15虛擬結構和虛擬電路的使用
1.2.16非收縮源事件
1.2.17面積有效性
1.3時間常數
1.3.1靜電和靜磁時間常數
1.3.2熱時間常數
1.3.3熱物理時間常數
1.3.4半導體器件時間常數
1.3.5電路時間常數
1.3.6芯片級時間常數
1.3.7 ESD時間常數
1.4電容、電阻、電感和ESD
1.4.1電容器
1.4.2電阻器
1.4.3電感
1.5 ESD和經驗法則
1.6集總分布分析和ESD
1.6.1電流和電壓分布
1.6.2集中式系統和分布式系統
1.6.3分布式系統:梯形網絡分析
1.6.4電阻-電感-電容(RLC)分布式系統
1.6.5 RC分布式系統
1.6.6電阻-電導(RG)分布式系統
1.7 ESD測量和品質因數
1.7.1芯片級ESD測量
1.7.2電路級ESD測量
1.7.3 ESD器件測量
1 . 7 . 4 ESD質量和可靠性的商業測量
1.8 ESD方案的十二步形成法
1.9本章摘要
運用
參考
第2章設計綜合
2.1半導體芯片ESD保護的結構與綜合
2.2電氣連接和空間連接
2.2.1電氣連接
熱連接
2.2.3空間聯系
2.3 ESD保護、閂鎖效應和噪聲
2.3.1噪音
閂鎖效應
2.4接口電路和ESD組件
2.5 ESD電源箝位網絡
2.6 ESD軌到軌器件
2.6.1 ESD軌到軌網絡布局
2.6.2外圍設備和陣列I/O
2.7保護環
2.8焊盤、浮動焊盤和無連接焊盤
2.9連接焊盤下的結構
2.10本章摘要
運用
參考
第3章ESD設計:MOSFET電路設計
3.1基本ESD設計概念
3.1.1通道長度和線寬控制
3.1.2 ACLV控制
3.1.3 MOSFET的Esd設計示例
3.2 ESD MOSFET設計:溝道寬度
3.3 ESD MOSFET設計:接觸孔
3.3.1柵極到接觸孔的距離
接觸孔間距
末端接觸
3.3.4單指邊緣的接觸孔
3.4 ESD MOSFET設計:金屬分布
3.4.1 MOSFET金屬線設計和電流分布
3.4.2 MOSFET梯形網絡模型
3.4.3 MOSFET連接:非平行電流分布
3.4.4 MOSFET連接:並聯電流分配
3.5 ESD MOSFET設計:矽化物掩模板
矽化物掩模設計
3.5.2跨源極和漏極的矽化物掩模的設計
3.5.3覆蓋柵極的矽化物掩模的設計
矽化物和分割
3.6 ESD MOSFET設計:系列* * *源* *柵結構。
3.6.1系列MOSFET，帶* * *源* *柵結構
3.6.2完整的* * *源* *柵MOSFET
3.7 ESD MOSFET設計:耦合和鎮流技術的交叉指型設計。
3.7.1 MOSFET，其柵極通過鎮流電阻接地。
3.7.2柵極和軟襯底地之間具有鎮流電阻的MOSFET。
3.7.3源柵耦合多米諾鎮流電阻的MOSFET結構
3 . 7 . 4 MOSFET源極啟動柵極自舉鎮流電阻的叉指結構
3.7.5 MOSFET源啟動柵極自舉交叉指型MOSFET，帶二極管電阻鎮流器。
3.8 ESD MOSFET設計:閉合漏極設計參數
3.9 ESD MOSFET互連鎮流器設計
3.10 MOSFET設計:源極和漏極劃分
3.11本章摘要
運用
參考
第4章ESD設計:二極管設計
4.1 ESD二極管設計:ESD的基礎
4.1.1 ESD設計的基本概念
4.1.2 ESD二極管設計:ESD二極管的工作原理
4.2 ESD二極管設計:陽極
陽極擴散的p+0寬度效應
p+陽極觸點
4 . 2 . 3 P+陽極金屬矽化物區的邊緣設計
4 . 2 . 4 P+陽極和n+陰極之間的隔離距離
4 . 2 . 5 P+陽極的邊緣效應
4.2.6圓形和八角形ESD二極管的設計
4.3 ESD二極管設計:互連線
4.3.1並行布線設計
4.3.2反平行布線設計
4.3.3量化錐形平行和反平行布線
4.3.4連續錐形反平行和平行布線
4.3.5帶中央饋電的垂直(側面)布線設計
4.3.6統壹金屬寬度垂直(側面)設計
4.3.7 T形延伸垂直(側面)布線
4.3.8焊盤下的金屬設計
4.4 ESD二極管設計:由多晶矽定義的二極管設計
4.5 ESD二極管結構設計:N阱二極管設計
4.5.1 n阱二極管連接設計
4.5.2 n阱接觸密度
4.5.3 n阱ESD設計、保護環和相鄰結構
4.6 ESD二極管設計:n+/p襯底二極管設計。
4.7 ESD二極管設計:二極管串
4.7.1 ESD設計:二極管串電流-電壓關系
4.7.2多輸入/輸出環境中的二極管串元件
焊盤集成
4.7.4 ESD設計:二極管串設計-達林頓放大器。
4.7.5 ESD設計:二極管串設計-面積比
4.8 ESD二極管設計:三阱二極管
4.9 ESD設計:BICMOS ESD設計
4.9.1 p+/n阱二極管ESD結構，帶高阻註入集電極
4.9.2具有深溝槽(DT)隔離結構的STI定義的p+/n阱二極管。
4.9.3具有溝槽(TI)隔離結構的STI定義的p+/n阱二極管。
4.10本章概述
運用
參考
第五章絕緣體上矽ESD設計
5.1 SOI ESD的基本概念
5.2 SOI ESD設計:MOSFET(帶體接觸的T型(T型布局)
5.3 SOI ESD設計:SOI橫向二極管結構
5.3.1 SOI橫向二極管設計
5 . 3 . 2 SOI橫向二極管的周長設計
5 . 3 . 3 SOI橫向二極管的溝道長度設計
5.3.4 SOI橫向二極管p+/n-/n+二極管結構
5.3.5 SOI橫向二極管p+/p-/n+二極管結構
5.3.6 SOI橫向二極管p+/p-/n-/n+二極管結構
5.3.7無柵極SOI橫向p+/p-/n-/n+二極管結構
5.3.8 SOI橫向二極管結構和SOI MOSFET暈圈
5.4 SOI ESD設計:掩埋電阻(BR)元件
5.5 SOI ESD設計:SOI動態閾值電壓MOSFET(DTMOS)
5.6 SOI ESD設計:雙柵極(DG)MOSFET
5.7 SOI ESD設計:FINFET(非平面雙柵)結構。
5.8 SOI ESD設計:襯底結構
5.9 SOI ESD設計:SOI到體接觸結構
5.10本章摘要
運用
參考
第6章片外驅動(OCD)和ESD
6.1片外驅動器(OCD)
6.1.1 OCD I/O標準和ESD
6.1.2 OCD: ESD設計基礎
6.1.3 OCD: CMOS非對稱上拉/下拉。
6.1.4 OCD: CMOS對稱上拉/下拉。
6.1.5 OCD:發射接收電路邏輯(GTL)
6.1.6 OCD:高速收發器邏輯(HSTL)
6.1.7 OCD:短截線串聯端接邏輯(SSTL)
6.2片外驅動:混合電壓接口
6.3片外驅動自偏置阱OCD網絡
6.3.1 OCD:自偏阱OCD網絡
6.3.2自偏置阱OCD網絡的ESD保護網絡
6.4片外驅動器:可編程阻抗(pipper)OCD網絡
6.4.1 OCD:可編程阻抗(皮條客)OCD網絡。
6.4.2用於拉皮條強迫癥的ESD輸入保護網絡
6.5片外驅動器:通用OCD
6.6片外驅動器:門陣列的OCD設計
6.6.1門陣列OCD ESD設計和實現
6.6.2門陣列的OCD設計:利用未使用的元件
6.6.3門陣列的OCD設計:未使用元件的阻抗匹配
6.6.4 OCD ESD設計:指MOSFET上的電源軌。
6.7片外驅動:柵極調制網絡
6.7.1 OCD柵極調制MOSFET ESD網絡
6.7.2 OCD簡化電網調制網絡
6.8片外驅動ESD設計:耦合和鎮流技術的綜合
6.8.1 MOSFET，帶二極管源啟動柵極自舉電阻鎮流器多指MOSFET
6.8.2 MOSFET源啟動柵極自舉電阻鎮流器多指MOSFET
6.8.3柵極耦合多米諾效應電阻鎮流器MOSFET
6.9片外驅動ESD的設計:襯底調制電阻鎮流器MOSFET。
6.10本章摘要
運用
參考
第7章接收電路和ESD
7.1接收電路和ESD
7.1.1接收電路及其延時
7.1.2接收電路性能和ESD負載效應
7.2接收電路和ESD
7.2.1接收電路和HBM
7.2.2接收電路和CDM
7.3接收電路及其發展
7.3.1帶半通傳輸門的接收電路
7.3.2帶全通傳輸門的接收電路
7.3.3接收電路、半通傳輸門和保持網絡
7.3.4接收電路、半通傳輸門和改進的保持器網絡
7.4偽零VT半通傳輸門的接收電路
7.5零傳輸門接收電路
7.6放電晶體管接收電路
7.7具有測試功能的接收電路
7.8施密特觸發反饋網絡的接收電路
7.9雙極晶體管接收電路
7.9.1雙極單端接收電路
7.9.2雙極差分接收電路
7.10本章摘要
運用
參考
第8章SOI ESD電路和設計集成
8.1 SOI ESD設計集成
8.1.1 SOI ESD設計相對於體CMOS ESD設計的優勢。
8.1.2 SOI與體CMOS相比在ESD設計版圖上的缺點。
8.1.3 SOI設計布局:T型布局風格
8.1.4 SOI設計布局:混合電壓接口(MVI)T布局風格。
8.2 SOI ESD設計:二極管設計
8.3 SOI ESD二極管設計:混合電壓接口(MVI)環境
8.4具有鋁互連的SOI CPU中的SOI ESD網絡
8.5銅(Cu)互連的SOI ESD設計
8.6柵極電路中的SOI ESD設計
8.7 SOI和動態閾值ESD網絡
8.8 SOI技術和各種ESD問題
8.9本章概述
運用
參考
第9章ESD電源箝位
9.1 ESD電源箝位設計標準
9.2 ESD電源箝位:基於二極管
9.2.1 ESD電源箝位:串聯二極管作為核心箝位。
9.2.2 ESD電源箝位:串聯二極管作為核心箝位-金屬包層設計概念
9.2.3 ESD電源箝位:串聯二極管作為核心箝位-升壓設計概念。
9.2.4 ESD電源箝位:串聯二極管串作為核心箝位-懸臂設計概念
9.2.5 ESD電源箝位:三阱串聯二極管作為核心箝位。
9.2.6 ESD電源箝位:SOI系列二極管ESD電源箝位。
9.3 ESD電源箝位:基於MOSFET
9.3.1 CMOS RC觸發MOSFET ESD電源箝位
9.3.2混合電壓接口RC觸發ESD電源箝位。
9.3.3電壓觸發MOSFET ESD電源箝位
9.3.4改進的RC觸發MOSFET ESD電源箝位
9 . 3 . 5 RC網絡觸發的MOSFET電源箝位布局
9.4 ESD電源箝位:基於雙極晶體管
9.4.1雙極ESD電源箝位:電壓觸發ESD電源箝位。
9.4.2雙極ESD電源箝位:由齊納擊穿電壓觸發。
9.4.3雙極ESD電源箝位:BVCEO電壓觸發ESD電源箝位。
9.4.4雙極ESD電源箝位:混合電壓接口正向偏置電壓和BVCEO擊穿集成。
雙極ESD電源箝位
9.4.5雙極ESD電源箝位:超低電壓正向偏置電壓觸發
9.4.6雙極ESD電源箝位:電容觸發
9.5 ESD電源箝位:基於整流器的可控矽整流器。
9.6本章概述
運用
參考