專利名稱:Cmos輸入緩沖器的制造方法
技術領域:
本發明涉及壹種CMOS輸入緩沖電路，尤其涉及壹種基於線性補償技術的CMOS輸入緩沖電路。應用領域是需要高線性輸入緩沖的CMOS模擬集成電路和混合信號集成電路。
背景技術:
高線性度CMOS輸入緩沖電路對於CMOS模擬集成電路和混合信號集成電路的設計具有重要意義。作為輸入信號與信號處理電路之間的接口單元，輸入緩沖器的線性度將直接限制系統水平的精度指標。傳統的輸入緩沖電路大多使用BJT器件，並采用射極跟隨器結構。隨著現代CMOS技術的發展和大規模應用，傳統的BJT結構被CMOS器件和源跟隨器結構構建的CMOS輸入緩沖電路所取代，如圖壹所示..雖然CMOS工藝比雙極工藝有很多優勢，但是與BJT器件相比，CMOS器件的輸入跨導和輸出阻抗更低，最重要的是寄生更嚴重，器件參數的非線性變化顯著。因此，CMOS輸入緩沖器的線性度低於傳統結構。壹些用於改善BJT輸入緩沖電路的線性度的原始技術不適用於CMOS工藝。為了提高CMOS輸入緩沖電路的線性度，通常的解決方法是增加尾電流管的電流值來提高輸入跨導，但這不僅增加了電路的版圖面積，也大大增加了系統功耗。基於上述，需要壹種適用於CMOS輸入緩沖電路的線性度改善技術，以滿足CMOS模擬集成電路和數模混合集成電路的設計需要。